Der SAM3S8C ist ein Mitglied der SAM3S-Serie von Microchip, die auf dem leistungsstarken 32-Bit ARM Cortex-M3 RISC-Prozessor basiert. Er arbeitet mit einer maximalen Geschwindigkeit von 64MHz und verfügt über 512KB Flash-Speicher und 64KB SRAM. Die umfangreiche Peripherie umfasst einen Full-Speed-USB-Geräteanschluss mit integriertem Transceiver, eine Hochgeschwindigkeits-Multimedia-Kartenschnittstelle für SDIO/SD/MMC, zwei USARTs, zwei UARTs, zwei TWIs (I2C), drei SPIs, I2S, PWM-Timer, sechs 16-Bit-Timer, RTC, 11-Kanal-12-Bit-ADC, 2-Kanal-12-Bit-DAC und einen Analogkomparator. Die Microchip QTouch Library bietet eine einfache Möglichkeit zur Implementierung von Tasten, Schiebern und Rädern. Der parallele Datenerfassungsmodus auf den PIOs sammelt Daten von externen Geräten, die nicht mit Standard-Speicherleseprotokollen kompatibel sind, wie z. B. preiswerte Bildsensoren. DMA überträgt die Daten in den Speicher und entlastet so die CPU. Der Baustein arbeitet mit Spannungen von 1,62V bis 3,6V und ist in 100-Pin-QFP- und BGA-Gehäusen erhältlich. ARM Cortex-M3 Revision 2.0 läuft mit bis zu 64 MHz Speicherschutzeinheit (MPU) DSP-Befehle, Thumb-2-Befehlssatz 512 KByte eingebetteter Dual Plane Flash, 128-Bit breiter Zugriff, Speicherbeschleuniger 64 KByte eingebetteter SRAM 16 KByte ROM mit integrierten Bootloader-Routinen (UART, USB) und IAP-Routinen Eingebetteter Spannungsregler für Single-Supply-Betrieb Power-on-Reset (POR), Brown-out Detector (BOD) und Watchdog für sicheren Betrieb Quarz- oder Keramikresonator-Oszillatoren: 0,6 bis 30 MHz Hauptleistung mit Ausfallerkennung und 32,768 kHz mit geringer Leistung für RTC oder Gerätetakt Hochpräziser 8/12 MHz werkseitig getrimmter interner RC-Oszillator mit 4 MHz Standardfrequenz für den Gerätestart. Trimmzugriff in der Anwendung zur Frequenzanpassung Langsam taktender interner RC-Oszillator als permanenter Gerätetakt im Energiesparmodus Zwei PLLs mit bis zu 130 MHz für den Gerätetakt und für USB Temperatursensor Bis zu 22 periphere DMA-Kanäle (PDC) Sleep- und Backup-Modus, bis zu < 2 µA im Backup-Modus RTC mit extrem niedrigem Stromverbrauch 64-poliges LQFP, 10 x 10 mm, Abstand 0,5 mm 64-poliges QFN, 9 x 9 mm, Abstand 0,5 mm Industriell (-40° C bis +85° C) USB 2.0-Gerät und Embedded-Host: 12 Mbit/s, bis zu 8 bidirektionale Endpunkte und Multi-Packet-Ping-Pong-Modus. On-Chip-Transceiver USB 2.0-Gerät: 12 Mbit/s, 2668 Byte FIFO, bis zu 8 bidirektionale Endpunkte. On-Chip-Transceiver 2 USARTs mit ISO7816, IrDA, RS-485, SPI, Manchester und Modem-Modus Zwei 2-Draht UARTs 2 Zweidrahtschnittstellen (I2C-kompatibel), 1 SPI, 1 serieller Synchroncontroller (I2S), 1 Hochgeschwindigkeits-Multimedia-Kartenschnittstelle (SDIO/SD Card/MMC) zwei 3-Kanal-16-Bit-Timerzähler mit Erfassungs-, Wellenform-, Vergleichs- und PWM-Modus. Quadratur-Decoder-Logik und 2-Bit-Gray-Vor-/Rückwärtszähler für Schrittmotor 4-Kanal-16-Bit-PWM mit komplementärem Ausgang, Fehlereingang, 12-Bit-Totzeitgenerator-Zähler für Motorsteuerung 32-Bit-Echtzeit-Timer und RTC mit Kalender- und Alarmfunktionen 32-Bit-Berechnungseinheit für zyklische Redundanzprüfung (CRCCU) 47 E/A-Leitungen mit externer Interrupt-Fähigkeit (flanken- oder pegelempfindlich), Entprellung, Glitchfilterung und On-Die-Serienwiderstandsabschluss Drei parallele 32-Bit-Eingangs-/Ausgangs-Controller, Peripherie-DMA-unterstützter paralleler Erfassungsmodus 11-Kanal, 1Msps ADC mit differentiellem Eingangsmodus und programmierbarer Verstärkungsstufe Ein 2-Kanal 12-Bit 1Msps DAC Ein Analogkomparator mit flexibler Eingangsauswahl, wählbare Eingangshysterese Serieller Draht/JTAG-Debug-Anschluss (SWJ-DP) Debug-Zugang zu allen Speichern und Registern im System, einschließlich der Cortex-M4-Registerbank, wenn der Core läuft, angehalten oder in Reset gehalten wird. Debug-Zugriff über Serial Wire Debug Port (SW-DP) und Serial Wire JTAG Debug Port (SWJ-DP). Flash-Patch- und Breakpoint-Einheit (FPB) zur Implementierung von Breakpoints und Code-Patches. Daten-Watchpoint- und

Das STM32L562E-DK Discovery-Kit ist eine vollständige Demonstrations- und Entwicklungsplattform für den Arm Cortex-M33 mit Arm TrustZone und dem ARMv8-M Mainline-Sicherheitserweiterungs-Core-basierten STM32L562QEI6QU-Mikrocontroller mit 512 KByte Flash-Speicher und 256 KByte SRAM. Das STM32L562E-DK Discovery-Kit nutzt die innovativen, extrem stromsparenden Funktionen des STM32L562QEI6QU, um das Prototyping für viele Wearable- oder Sensoranwendungen zu ermöglichen, mit modernster Energieeffizienz, sicherem Bootvorgang und TrustZone-basierter Software-Isolierung. Für noch mehr Benutzerfreundlichkeit bietet der integrierte STLINK-V3E-Debugger sofort einsatzbereite Lade- und Debugging-Funktionen sowie eine virtuelle USB-COM-Port-Brücke. Besondere Merkmale Mikrocontroller STM32L562QEI6QU mit 512 KByte Flash-Speicher und 256 KByte SRAM im BGA132-Gehäuse 1,54" 240 × 240 Pixel-262K Farb-TFT-LCD-Modul mit paralleler Schnittstelle und Touch-Bedienfeld USB Typ-C Eingebauter Energiezähler: 300 nA bis 150 mA Messbereich mit einer dedizierten USB-Schnittstelle SAI-Audio-CODEC Digitale MEMS-Mikrofone 512-Mbit-Oktal-SPI-Flash-Speicher Bluetooth V4.1 LE iNEMO 3D-Beschleunigungsmesser und 3D-Kreisel 2 Benutzer-LEDs Benutzer- und Reset-Tasten Leiterplatten-Verbinder: USB-Typ-C microSD Karte Stereo-Headset-Buchse mit analogem Mikrofoneingang JTAG-Debugger DPM-Schnittstelle zur dynamischen Leistungsmessung für externe Geräte STMod+-Erweiterungsstecker mit Fan-out-Erweiterungsboard für Wi-Fi-, Grove- und mikroBUS-kompatible Steckverbinder Pmod Erweiterungsanschluss Audio-MEMS-Tochterkarten-Erweiterungsanschluss ARDUINO Uno V3 Erweiterungsstecker Flexible Stromversorgungsoptionen: ST-LINK, USB VBUS oder externe Quellen Integrierter STLINK-V3E-Debugger/Programmierer mit USB-Wiederaufzählungsfunktion: Massenspeicher, virtueller COM-Port und Debug-Port Umfassende kostenlose Software-Bibliotheken und Beispiele, die mit dem STM32CubeL5 MCU-Paket verfügbar sind Unterstützung einer großen Auswahl an integrierten Entwicklungsumgebungen (IDEs), einschließlich IAR, Keil und STM32CubeIDE

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Das BeagleBone AI-64 ist ein leistungsstarker, stromsparender Einplatinencomputer, der auf dem Texas Instruments TDA4VM Prozessor basiert. Entwickelt als Brücke zwischen kompakten SBCs und industriellen Hochleistungsrechnern, bietet er ideale Voraussetzungen für Anwendungen im Bereich künstliche Intelligenz (KI) - sowohl im industriellen als auch im privaten Umfeld. Mit 4 GB LPDDR4 RAM und 16 GB eMMC-Speicher eignet sich das System hervorragend für Automatisierungs- und Analyseanwendungen. Prozessor: Texas Instruments TDA4VM mit Dual Arm Cortex-A72 @ 2 GHz KI-Rechenleistung: C7x+MMA (8 TOPS), 2x C66x Floating-Point VLIW DSPs Co-Prozessoren: 3x Dual Arm Cortex-R5 Echtzeitsysteme: 2x 6-Kern PRU-ICSSG RAM: 4 GB LPDDR4 Speicher: 16 GB eMMC Flash Stromversorgung: 5V DC Schnittstellen: USB 3.0 Type-C, 2x USB 3.0 Type-A Video: miniDisplayPort, 2x 4-Lane DSI Erweiterung: 16-Pin Microcontroller Header, kompatibel mit BeagleBone Black Capes Netzwerk: Gigabit Ethernet, M.2 E-Key (PCIe, USB, SDIO) Kameraanschlüsse: Dual 4-Lane CSI Speichererweiterung: Micro-SD Slot Bedienelemente: Boot-, Reset- und Power-Button Statusanzeigen: Power-LED, 5x User-LEDs serielle Schnittstellen: Wake-up Domain & Main Domain Debugging: JTAG 10-Pin Tag-Connector Kühlung: integrierter Kühlkörper Das BeagleBone AI-64 überzeugt mit einem sofort einsatzbereiten Betriebssystem ohne zusätzliche Downloads und ist vollständig Open-Source. Es unterstützt verschiedene Plattformen wie Debian GNU/Linux oder Android und eignet sich besonders für KI-getriebene Projekte. Ob für maschinelles Sehen, autonome Roboter, Sicherheitslösungen oder smarte Gebäude - dieses Board bietet die nötige Leistung und Flexibilität für eine Vielzahl von KI-Anwendungen. Ein ideales Tool für Entwickler und Unternehmen, die KI in den Alltag integrieren möchten. Externe Links https://www.beagleboard.org/boards/beaglebone-ai https://www.beagleboard.org/distros

XC9536XL Hochleistungs- CPLD Beschreibung Der XC9536XL ist ein 3,3-V-CPLD, der für Hochleistungsanwendungen mit niedriger Spannung in modernen Kommunikations- und Rechensystemen konzipiert ist. Er besteht aus zwei 54V18-Funktionsblöcken und bietet 800 nutzbare Gatter mit Laufzeiten von 5 ns. Merkmale . 5 ns Pin-zu-Pin-Logik-Verzögerungen . Systemfrequenz bis zu 178 MHz . 36 Makrozellen mit 800 nutzbaren Gattern . Verfügbar in Gehäusen mit kleinem Footprint - 44-poliges PLCC (34 Benutzer-E/A-Pins) - 44-poliges VQFP (34 Benutzer-E/A-Pins) - 48-poliges CSP (36 Benutzer-E/A-Pins) - 64-poliges VQFP (36 Benutzer-E/A-Pins) - Pb-free für alle Gehäuse verfügbar . Optimiert für leistungsstarke 3,3-V-Systeme - Stromsparender Betrieb - 5V-tolerante I/O-Pins akzeptieren 5V, 3,3V und 2,5V Signale - 3,3-V- oder 2,5-V-Ausgang möglich - Fortschrittliches CMOS mit 0,35 Mikrometer Strukturgröße Schnelle FLASH-Technologie . Erweiterte Systemfunktionen - Systemintern programmierbar - Überlegene Pin-Locking- und Routing-Möglichkeiten mit Fast CONNECT II Schaltmatrix - Extra breite Funktionsblöcke mit 54 Eingängen - Bis zu 90 Produkt-Terms pro Makrozelle mit individueller Produkt-Term-Zuordnung - Lokale Taktinvertierung mit drei globalen und einem Produkt-Term-Takten - Individuelle Ausgangsfreigabe pro Ausgangspin - Eingangshysterese an allen Benutzer- und Boundary-Scan-Pins Eingängen - Bus-Hold-Schaltung an allen User-Pin-Eingängen - Vollständiger IEEE-Standard 1149.1 Boundary-Scan (JTAG) . Schnelle gleichzeitige Programmierung . Slew-Rate-Steuerung an einzelnen Ausgängen . Verbesserte Datensicherheitsfunktionen . Exzellente Qualität und Zuverlässigkeit - Ausdauer von mehr als 10.000 Programm-/Lösch Zyklen - 20 Jahre Datenerhalt - ESD-Schutz von mehr als 2.000 V . Pin-kompatibel mit dem 5V-Core-Baustein XC9536 im 44-Pin-PLCC-Gehäuse und dem 48-Pin-CSP-Gehäuse WARNUNG: Programmier-Temperaturbereich von TA = 0° C bis +70° C

Nicla Vision ist eine einsatzbereite, eigenständige Kamera zur Analyse und Verarbeitung von Bildern on the Edge. Dank der 2 MP-Farbkamera, dem intelligenten 6-Achsen-Bewegungssensor Bewegungsmelder, integriertem Mikrofon und Abstandssensor, eignet sie sich für Asset Tracking, Objekterkennung und vorausschauende Wartung. Schnelles Implementieren von Sensor-Knotenpunkten, um gesammelte Daten in die integrierte Arduino-Cloud (oder Dienste von Drittanbietern) zu senden mit Hilfe der integrierten WiFi/Bluetooth Low Energy Konnektivität. . leistungsstarker Mikrocontroller mit 2 MP-Farbkamera . KI und ML bei geringem Stromverbrauch . WiFi- und Bluetooth Low Energy-Konnektivität . mit integriertem Mikrofon, Abstandssensor und einen intelligenten 6-Achsen-Bewegungssensor . unterstützt MicroPython . erweitern Sie Ihr bestehendes Projekt mit Sensorfunktionen . eigenständig bei Batteriebetrieb . kompatibel mit Arduino Nicla, MKR und Portenta-Produkten Technische Daten . STM32H747AII6 Dual ARM CortexR M7/M4 IC - 1x ARM CortexR M7 core up to 480 MHz - 1x ARM CortexR M4 core up to 240 MHz . Speicher: 2 MB Flash, 1 MB RAM, 16 MB QSPI . Wi-Fi / Bluetooth Low Energy 4.2 . Sensoren - 2 MP Farbkamera - 6-Achsen Sensor IMU (LSM6DSOX) - Abstands-/Flugzeitsensor (VL53L1CBV0FY/1) - Mikrophone (MP34DT05) . ADC, I2C, JTAG, Power / GPIO Pins, Serial Port . Sicherheit: NXP SE050C2 Crypto Chip . Stromversorgung - über USB - via Lötkontakte - mit 3,7 V Li-Po Batterie . Maße (LxB): 23 x 23 mm Anwendungsbeispiele Industrie und Landwirtschaft . Industrielle Automatisierung durch Sehen, Hören und Fühlen . automatisiertes Inventarverwaltungssystem durch QR-Codes/Barcodes Erkennung . automatisierte Qualitätskontrollen durch Machine Learning (ML) . vorausschauende Multisensor-Wartung (Geräuscherkennung bspw. defekte Kugellager im Transportband) . autonome Erntemaschinen durch intelligente Bildverarbeitung des zu erntenden Produktes . Erkennung bei der Einhaltung der Sicherheitsvorschriften wie Helm tragen Nützliche externe Links . https://docs.arduino.cc/ (Dokumentation) . https://forum.arduino.cc/ (Forum)

ATxmega256A3 Features . High-Performance, Low-Power-8/16-bit Atmel AVR Microcontroller XMEGA . Nichtflüchtiger Programm-und Datenspeicher - 128 KB In-System Selbst-programmierbaren (ISP) Flash - 8 KB Boot Code Section mit Independent-Lock-Bits - 4 KB EEPROM - 16 KB SRAM Internal . Peripherie Funktionen - Vier-Kanal-DMA-Controller mit Unterstützung für externe Zugriffe - Acht-Kanal-Event System - Sieben 16-Bit Timer / Counter - Sieben USARTs - AES und DES Crypto Engine - 2x Zwei-Draht-Schnittstellen mit Dual-Adresse (I2C-und SMBus-kompatibel) - Drei SPIs (Serial Peripheral Interface) - 16-Bit-Real-Time-Counter mit separatem Oszillator - Zwei Acht-Kanal, 12-Bit, 2 Msps Analog-Digital-Konverter - Ein Zwei-Kanal, 12-Bit, 1 Msps Digital-Analog-Konverter - Vier Analog-Komparatoren mit Window-Vergleichsfunktion - Externe Interrupts auf allen General Purpose I/O-Pins - Programmierbarer Watchdog-Timer mit Separate On-Chip-Ultra Low Power Oszillator . Spezielle Mikrocontroller Merkmale - Power-on Reset und Programmable Brown-out-Erkennung - Interne und externe Clock-Optionen mit PLL - Programmierbarer Multi-level Interrupt Controller - Sleep-Modis: Standby, Power-Down, Standby, Power-save, Extended Standby . JTAG (IEEE 1149.1-konform) Interface für Test-, Debug-und Programmierung . PDI (Programm-und Debug Interface) für die Programmierung, Test und Debugging . I/O - 50 programmierbare I/O-Reihen, . Betriebsspannung - 1,6 - 3,6 V . Speed ??Performance - 0 bis 12 [email protected] - 3,6 V - 0 bis 32 [email protected] - 3,6 V Typische Anwendungen . Industrielle Steuerungen . Klimatisierung . Hand-held-Batterie-Anwendungen . Fabrikautomation . ZigBee . Elektrowerkzeuge . Gebäudeleittechnik . Motorsteuerung . HVAC . Board-Steuerung . Netzwerke . Metering . Weiße Ware . Optische Anwendungen . Medizinische Anwendungen .

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

Computerplatine Raspberry Pi Modell A+ Der Raspberry Pi Modell A+ ist eine Computerplatine im Kreditkartenformat, die einsatzfähig ist, sobald Tastatur, Maus, Anzeige, Netzteil und die microSD-Karte mit installiertem Betriebssystem hinzugefügt werden. Es handelt sich um einen ARM-basierten Miniatur-PC, auf dem viele der Anwendungen laufen können, die normalerweise einen Desktop-PC erfordern, wie Tabellenkalkulation, Textverarbeitung und Spiele. Außerdem spielt er HD-Videos ab. Der Raspberry Pi Modell A+ ist ein Open-Source-Produkt, das auf die Unterstützung internetbasierte Benutzerforen ausgerichtet ist. Der neue Raspberry Pi A+ ist der Nachfolger des Raspberry Pi A mit folgenden Verbesserungen: . Mehr IO. Neuer 40pin IO ersetzt den 26pin IO. Die ersten 26 Pins sind identisch zum Pi A, B oder B+ belegt und gewährleisten so die Kompatibilität zum bisherigen Zubehör . MicroSD-Karten Steckplatz ersetzt Standard SD-Karte . 20-30% geringere Stromaufnahme durch Wechsel von Linear- auf Schalt-Regler . Bessere Audioqualität . Chinch FBAS Anschluss wurde entfernt und in die 3,5 mm Audio Buchse verlagert . die Platine ist ungefähr 2 cm kürzer Weitere Eigenschaften: . Broadcom BCM2835 700 MHz ARM1176JZFS-Prozessor mit FPU und Videocore IV, Dual Core, 128 KB L2-Cache, 250 MHz . GPU bietet Open GL ES 2.0, OpenVG mit Hardwarebeschleunigung und 1080p30 H.264 High-Profile-Decoding . GPU ermöglicht 1 GPixel/s, 1,5 GTexel/s oder 24 GFLOPs mit Texturfilterung und DMA-Infrastruktur . 512 MB RAM . Startet von SD-Karte, die eine Version des Linux Betriebssystems ausführt (nicht im Lieferumfang enthalten) . HDMI-Videobuchse . 1x USB 2.0-Buchse . Stromversorgung über microUSB-Buchse . 3,5 mm Buchse für Audioausgang . Stiftleiste für GPIO und serielle Busse . Stiftleistenabmessung für JTAG-Steckverbinder . Steckverbinder für Raspberry Pi HD Videokamera . 2 Status LEDs (Power, SD-Card Zugriff) . Stromverbrauch: geringe 0,5 - 1,2 W . Größe (LxBxH): 65 mm x 56 x 12 mm

Ubertooth One Module2.4GHz Development PlatformUbertooth One Module Test Tool Development Platform Ubertooth One ModuleElectronic Component. Vielseitige Konnektivität: Ausgestattet mit einem Standard-Cortex-de-Stecker (10-poliger 50-JTAG), ermöglicht das Ubertooth One Modul eine flexible Integration in verschiedene Projekte. Diese Funktion erleichtert nicht nur das einfache Debuggen, sondern verbessert auch den Entwicklungsprozess, sodass Benutzer mühelos eine Verbindung mit einem ganzen Gerät herstellen können. Der ISP-Server (In-System-Programmierung) Connector 50 One ermöglicht eine flexible Integration des Ubertooth Dieser ist nur vielfältig in Robuste Anwendungsmöglichkeiten: Die 2,4-GHz-Entwicklungsplattform Ubertooth One wurde speziell für Experimente entwickelt und bietet Entwicklern die Werkzeuge, die zum Erkunden und Analysieren von Protokollen und Interaktionen benötigt werden. Seine Kompatibilität mit einer von Software-Tools verbessert seine Funktionalität und ermöglicht eine eingehende Analyse, Fehlerbehebung und Optimierung der Kommunikation. Diese Fähigkeit verwandelt den Ubertooth One in keine Ubertooth One Module2.4GHz Development PlatformUbertooth One Module Test Tool Development Platform Ubertooth One ModuleElectronic Component. Außergewöhnliche Leistung: Das Ubertooth One Modul ist eine führende 2,4-GHz-Entwicklungsplattform, bietet Übertragungsleistung und Empfangsempfindlichkeit, die Geräte der Klasse bietet. Dieses fortschrittliche Modul wurde für überlegene Leistung entwickelt und ist somit ideal für Entwickler, die mit Technologie experimentieren möchten. Seine robusten Fähigkeiten ermöglichen eine nahtlose Datenübertragung, rot Die GHz-Plattform entwickelt die Tools One Entwicklung und nach Bedarf. Benutzerfreundliche Erfahrung: Das Ubertooth One Modul ist unkompliziert und intuitiv, sodass es sowohl für Anfänger als auch für erfahrene Entwickler zugänglich ist. C-Dokumentation und eine unterstützende Community verbessern die Benutzerfreundlichkeit des Ubertooth One, sodass Sie schnell loslegen und Antworten auf alle Herausforderungen finden können. Dieser benutzerorientierte Ansatz macht es zu einem Gefallen Zukunftssicheres Design: Das Ubertooth One Modul ist mit einem Erweiterungsstecker ausgestattet, der speziell für Ubertooth und andere potenzielle zukünftige Anwendungen entwickelt wurde. Dieses zukunftsorientierte Design sorgt dafür, dass Ihre Entwicklungsplattform im Laufe der Entwicklung der Technologie relevant bleibt und sich an neue Standards und Anwendungen anpassen kann. Diese Funktion macht es zu einer hervorragenden Investition für Entwickler, die in der dynamischen Welt der Technologie voraus bleiben möchten, da es die Flexibilität bietet, die für laufende Fortschritte erforderlich ist

STM32F103x8 / STM32F103xB ARM-basierte 32-Bit-MCU mit mittlerer Leistungsdichte, 64 oder 128 KB Flash, USB, CAN, 7 Timer, 2 ADCs, 9 com.interfaces Features: . ARM 32-Bit Cortex-M3 CPU-Kern - 72 MHz maximale Frequenz, 1,25 DMIPS/MHz (Dhrystone 2.1) Leistung bei 0 Wartezustand Speicher Zugriff - Ein-Takt-Multiplikation und Hardware Division . Arbeitsspeicher - 64 oder 128 Kbytes Flash-Speicher - 20 Kbyte SRAM . Takt-, Reset- und Versorgungsmanagement - 2,0 bis 3,6 V Anwendungsversorgung und I/Os - POR, PDR, und programmierbarer Spannungs detektor (PVD) - Quarzoszillator von 4 bis 16 MHz - Interner, werkseitig getrimmter 8-MHz-RC - Interner 40-kHz-RC - PLL für CPU-Takt - 32-kHz-Oszillator für RTC mit Kalibrierung . Stromsparend - Sleep-, Stop- und Standby-Modus - VBAT-Versorgung für RTC und Backup-Register . 2 x 12-Bit, 1 µs A/D-Wandler (bis zu 16 Kanäle) - Wandlungsbereich: 0 bis 3,6 V - Dual-Sample-and-Hold-Fähigkeit - Temperatur-Sensor . DMA - 7-Kanal-DMA-Controller - Unterstützte Peripheriegeräte: Timer, ADC, SPIs, I2Cs und USARTs . Bis zu 80 schnelle I/O-Ports - 26/37/51/80 E/As, alle auf 16 mappbar externe Interrupt-Vektoren und fast alle 5 V-tolerant . Debug-Modus - Serielles Draht-Debugging (SWD) & JTAG Schnittstellen . 7 Timer - Drei 16-Bit-Timer, jeder mit bis zu 4 IC/OC/PWM oder Impulszähler und Quadratur-(Inkremental-)Encoder-Eingang - 16-Bit, Motorsteuerung PWM-Timer mit Totzeit Generierung und Notstopp - 2 Watchdog-Timer (Unabhängig und Fenster) - SysTick-Timer 24-Bit-Abwärtszähler . Bis zu 9 Kommunikationsschnittstellen - Bis zu 2 x I2C-Schnittstellen (SMBus/PMBus) - Bis zu 3 USARTs (ISO 7816-Schnittstelle, LIN, IrDA-Fähigkeit, Modemsteuerung) - Bis zu 2 SPIs (18 Mbit/s) - CAN-Schnittstelle (2.0B Aktiv) - USB 2.0 Full-Speed-Schnittstelle . CRC-Berechnungseinheit, eindeutige 96-Bit-ID . Gehäuse sind ECOPACK

STM32F103x8 / STM32F103xB ARM-basierte 32-Bit-MCU mit mittlerer Leistungsdichte, 64 oder 128 KB Flash, USB, CAN, 7 Timer, 2 ADCs, 9 com.interfaces Features: . ARM 32-Bit Cortex-M3 CPU-Kern - 72 MHz maximale Frequenz, 1,25 DMIPS/MHz (Dhrystone 2.1) Leistung bei 0 Wartezustand Speicher Zugriff - Ein-Takt-Multiplikation und Hardware Division . Arbeitsspeicher - 64 oder 128 Kbytes Flash-Speicher - 20 Kbyte SRAM . Takt-, Reset- und Versorgungsmanagement - 2,0 bis 3,6 V Anwendungsversorgung und I/Os - POR, PDR, und programmierbarer Spannungs detektor (PVD) - Quarzoszillator von 4 bis 16 MHz - Interner, werkseitig getrimmter 8-MHz-RC - Interner 40-kHz-RC - PLL für CPU-Takt - 32-kHz-Oszillator für RTC mit Kalibrierung . Stromsparend - Sleep-, Stop- und Standby-Modus - VBAT-Versorgung für RTC und Backup-Register . 2 x 12-Bit, 1 µs A/D-Wandler (bis zu 16 Kanäle) - Wandlungsbereich: 0 bis 3,6 V - Dual-Sample-and-Hold-Fähigkeit - Temperatur-Sensor . DMA - 7-Kanal-DMA-Controller - Unterstützte Peripheriegeräte: Timer, ADC, SPIs, I2Cs und USARTs . Bis zu 80 schnelle I/O-Ports - 26/37/51/80 E/As, alle auf 16 mappbar externe Interrupt-Vektoren und fast alle 5 V-tolerant . Debug-Modus - Serielles Draht-Debugging (SWD) & JTAG Schnittstellen . 7 Timer - Drei 16-Bit-Timer, jeder mit bis zu 4 IC/OC/PWM oder Impulszähler und Quadratur-(Inkremental-)Encoder-Eingang - 16-Bit, Motorsteuerung PWM-Timer mit Totzeit Generierung und Notstopp - 2 Watchdog-Timer (Unabhängig und Fenster) - SysTick-Timer 24-Bit-Abwärtszähler . Bis zu 9 Kommunikationsschnittstellen - Bis zu 2 x I2C-Schnittstellen (SMBus/PMBus) - Bis zu 3 USARTs (ISO 7816-Schnittstelle, LIN, IrDA-Fähigkeit, Modemsteuerung) - Bis zu 2 SPIs (18 Mbit/s) - CAN-Schnittstelle (2.0B Aktiv) - USB 2.0 Full-Speed-Schnittstelle . CRC-Berechnungseinheit, eindeutige 96-Bit-ID . Gehäuse sind ECOPACK

Basys 3 Artix-7 FPGA Trainer Board: Empfohlen für einführende Benutzer Produktbeschreibung: Das Basys 3 ist ein FPGA-Entwicklungsboard der Einstiegsklasse, das exklusiv für die Vivado Design Suite entwickelt wurde und mit der Xilinx Artix-7 FPGA-Architektur ausgestattet ist. Basys 3 ist die neueste Ergänzung der beliebten Basys-Reihe von FPGA-Entwicklungsboards und eignet sich perfekt für Studenten oder Anfänger, die gerade erst mit der FPGA-Technologie beginnen. Das Basys 3 enthält die Standardfunktionen, die auf allen Basys-Boards zu finden sind: komplette, einsatzbereite Hardware, eine große Sammlung von On-Board-E/A-Geräten, alle erforderlichen FPGA-Unterstützungsschaltungen, eine kostenlose Version von Entwicklungswerkzeugen und das zu einem Preis auf Studentenebene. Anschlüss(e): . USB A . USB-Mikro-B . Vier 12-polige Pmod-Anschlüsse . VGA Programmierung: Exklusiv für die Vivado Design Suite entworfen Merkmale: . Enthält den Xilinx Artix-7 FPGA: XC7A35T-1CPG236C . 33.280 Logikzellen in 5200 Slices (jedes Slice enthält vier LUTs mit 6 Eingängen und 8 Flip-Flops) . 1.800 Kbits schnelles Block-RAM . Fünf Taktmanagement-Kacheln, jede mit einer phasenstarren Schleife (PLL) . 90 DSP-Scheiben . Interne Taktraten über 450 MHz . On-Chip-Analog-Digital-Wandler (XADC) . Digilent USB-JTAG-Anschluss für FPGA-Programmierung und Kommunikation . Exklusiv für Vivado Design Suite entwickelt (die Vivado Design Suite WebPACK-Ausgabe kann kostenlos von Xilinx heruntergeladen werden). Erweiterte Funktionen sind durch den Kauf der Design Edition erhältlich. . Kostenloser WebPACK Download für die Standardnutzung. . Micro-B USB-Kabel NICHT enthalten. . Serielles Flash . USB-UART-Brücke . 12-Bit-VGA-Ausgang . USB-HID-Host für Mäuse, Tastaturen und Speichersticks . 16 Benutzer-Schalter . 16 Benutzer-LEDs . 5 Benutzer-Drucktasten . 4-stellige 7-Segment-Anzeige . 4 Pmod-Ports: 3 12-polige Standard-Pmod-Anschlüsse, 1 XADC-Signal mit doppeltem Verwendungszweck / Standard-Pmod-Anschluss Was ist enthalten: . Basys 3 FPGA-Entwicklungsboard . Kundenspezifischer Digilent Karton mit Schutzschaum . Das Basys 3 wird NICHT mit einem USB-Kabel geliefert. . Der Vivado Design Suite Gutschein ist NICHT enthalten. Die kostenlose WebPACK-Ausgabe steht bei Xilinx zum Download bereit.