INTEL CPLDs 1,8V, Serie: MAX V Die kostengünstigen und stromsparenden CPLDs der MAX V-Familie bieten im Vergleich zu anderen CPLDs mehr Dichte und I/Os pro Grundfläche. Mit einer Dichte von 40 bis 2.210 Logikelementen (LEs) (32 bis 1.700 äquivalente Makrozellen) und bis zu 271 E/As bieten MAX V-Bausteine programmierbare Lösungen für Anwendungen wie E/A-Erweiterung, Bus- und Protokollüberbrückung, Energieüberwachung und -steuerung, FPGA-Konfiguration und analoge IC-Schnittstelle. MAX V-Bausteine verfügen über On-Chip-Flash-Speicher, einen internen Oszillator und Speicherfunktionen. Mit einem bis zu 50 % niedrigeren Gesamtstromverbrauch im Vergleich zu anderen CPLDs und nur einer Stromversorgung können die MAX V CPLDs Ihnen helfen, Ihre Anforderungen an ein stromsparendes Design zu erfüllen. Wesentliche Merkmale . Low-Cost-, Low-Power-CPLD . Bichtflüchtige Architektur . Standby-Stroaufnahme nur 25µA . Geringe Laufzeitverzögerung . Integrierter JTAG-Boundary-Scan-Test (BST)-Schaltkreis . Nur eine externe 1,8V-Versorgungsspannung für Schaltungs-Core . MultiVolt-I/O-Interface

INTEL FPGAs 1,2V, Serie: Cyclone IV Die Cyclone IV FPGAS sind für kostensensitive Applikationen mit steigenden Bandbreitenanforderungen entwickelt.

INTEL FPGAs 1,2V, Serie: Cyclone IV Die Cyclone IV FPGAS sind für kostensensitive Applikationen mit steigenden Bandbreitenanforderungen entwickelt.

INTEL CPLDs 1,8V, Serie: MAX V Die kostengünstigen und stromsparenden CPLDs der MAX V-Familie bieten im Vergleich zu anderen CPLDs mehr Dichte und I/Os pro Grundfläche. Mit einer Dichte von 40 bis 2.210 Logikelementen (LEs) (32 bis 1.700 äquivalente Makrozellen) und bis zu 271 E/As bieten MAX V-Bausteine programmierbare Lösungen für Anwendungen wie E/A-Erweiterung, Bus- und Protokollüberbrückung, Energieüberwachung und -steuerung, FPGA-Konfiguration und analoge IC-Schnittstelle. MAX V-Bausteine verfügen über On-Chip-Flash-Speicher, einen internen Oszillator und Speicherfunktionen. Mit einem bis zu 50 % niedrigeren Gesamtstromverbrauch im Vergleich zu anderen CPLDs und nur einer Stromversorgung können die MAX V CPLDs Ihnen helfen, Ihre Anforderungen an ein stromsparendes Design zu erfüllen. Wesentliche Merkmale . Low-Cost-, Low-Power-CPLD . Bichtflüchtige Architektur . Standby-Stroaufnahme nur 25µA . Geringe Laufzeitverzögerung . Integrierter JTAG-Boundary-Scan-Test (BST)-Schaltkreis . Nur eine externe 1,8V-Versorgungsspannung für Schaltungs-Core . MultiVolt-I/O-Interface

INTEL CPLDs 1,8V, Serie: MAX V Die kostengünstigen und stromsparenden CPLDs der MAX V-Familie bieten im Vergleich zu anderen CPLDs mehr Dichte und I/Os pro Grundfläche. Mit einer Dichte von 40 bis 2.210 Logikelementen (LEs) (32 bis 1.700 äquivalente Makrozellen) und bis zu 271 E/As bieten MAX V-Bausteine programmierbare Lösungen für Anwendungen wie E/A-Erweiterung, Bus- und Protokollüberbrückung, Energieüberwachung und -steuerung, FPGA-Konfiguration und analoge IC-Schnittstelle. MAX V-Bausteine verfügen über On-Chip-Flash-Speicher, einen internen Oszillator und Speicherfunktionen. Mit einem bis zu 50 % niedrigeren Gesamtstromverbrauch im Vergleich zu anderen CPLDs und nur einer Stromversorgung können die MAX V CPLDs Ihnen helfen, Ihre Anforderungen an ein stromsparendes Design zu erfüllen. Wesentliche Merkmale . Low-Cost-, Low-Power-CPLD . Bichtflüchtige Architektur . Standby-Stroaufnahme nur 25µA . Geringe Laufzeitverzögerung . Integrierter JTAG-Boundary-Scan-Test (BST)-Schaltkreis . Nur eine externe 1,8V-Versorgungsspannung für Schaltungs-Core . MultiVolt-I/O-Interface

INTEL CPLDs 1,8V, Serie: MAX V Die kostengünstigen und stromsparenden CPLDs der MAX V-Familie bieten im Vergleich zu anderen CPLDs mehr Dichte und I/Os pro Grundfläche. Mit einer Dichte von 40 bis 2.210 Logikelementen (LEs) (32 bis 1.700 äquivalente Makrozellen) und bis zu 271 E/As bieten MAX V-Bausteine programmierbare Lösungen für Anwendungen wie E/A-Erweiterung, Bus- und Protokollüberbrückung, Energieüberwachung und -steuerung, FPGA-Konfiguration und analoge IC-Schnittstelle. MAX V-Bausteine verfügen über On-Chip-Flash-Speicher, einen internen Oszillator und Speicherfunktionen. Mit einem bis zu 50 % niedrigeren Gesamtstromverbrauch im Vergleich zu anderen CPLDs und nur einer Stromversorgung können die MAX V CPLDs Ihnen helfen, Ihre Anforderungen an ein stromsparendes Design zu erfüllen. Wesentliche Merkmale . Low-Cost-, Low-Power-CPLD . Bichtflüchtige Architektur . Standby-Stroaufnahme nur 25µA . Geringe Laufzeitverzögerung . Integrierter JTAG-Boundary-Scan-Test (BST)-Schaltkreis . Nur eine externe 1,8V-Versorgungsspannung für Schaltungs-Core . MultiVolt-I/O-Interface

24T Carbon-Konstruktion Schlanke Blanks mit schneller Aktion Japanische geteilte EVA-Griffe Ergonomischer Touch Blank-Rollenhalter Hochwertige SIC Gunsmoke-Rahmen-Ringe Geliefert im Stoffbeutel

24T Carbon-Konstruktion Schlanke Blanks mit schneller Aktion Japanische geteilte EVA-Griffe Ergonomischer Touch Blank-Rollenhalter Hochwertige SIC Gunsmoke-Rahmen-Ringe Geliefert im Stoffbeutel

Unveränderter Nachdruck der Originalausgabe von 1900. Der Verlag Antigonos spezialisiert sich auf die Herausgabe von Nachdrucken historischer Bücher. Wir achten darauf, dass diese Werke der Öffentlichkeit in einem guten Zustand zugänglich gemacht werden, um ihr kulturelles Erbe zu bewahren.

INTEL CPLDs 1,8V, Serie: MAX V Die kostengünstigen und stromsparenden CPLDs der MAX V-Familie bieten im Vergleich zu anderen CPLDs mehr Dichte und I/Os pro Grundfläche. Mit einer Dichte von 40 bis 2.210 Logikelementen (LEs) (32 bis 1.700 äquivalente Makrozellen) und bis zu 271 E/As bieten MAX V-Bausteine programmierbare Lösungen für Anwendungen wie E/A-Erweiterung, Bus- und Protokollüberbrückung, Energieüberwachung und -steuerung, FPGA-Konfiguration und analoge IC-Schnittstelle. MAX V-Bausteine verfügen über On-Chip-Flash-Speicher, einen internen Oszillator und Speicherfunktionen. Mit einem bis zu 50 % niedrigeren Gesamtstromverbrauch im Vergleich zu anderen CPLDs und nur einer Stromversorgung können die MAX V CPLDs Ihnen helfen, Ihre Anforderungen an ein stromsparendes Design zu erfüllen. Wesentliche Merkmale . Low-Cost-, Low-Power-CPLD . Bichtflüchtige Architektur . Standby-Stroaufnahme nur 25µA . Geringe Laufzeitverzögerung . Integrierter JTAG-Boundary-Scan-Test (BST)-Schaltkreis . Nur eine externe 1,8V-Versorgungsspannung für Schaltungs-Core . MultiVolt-I/O-Interface

INTEL FPGAs 1,2V, Serie: Cyclone IV Die Cyclone IV FPGAS sind für kostensensitive Applikationen mit steigenden Bandbreitenanforderungen entwickelt.

Die MAX II-Familie von sofort einsatzfähigen, nichtflüchtigen CPLDs basiert auf einem 0,18-µm, 6-Layer-Metal-Flash-Prozess, mit Dichten von 240 bis 2.210 Logikelementen (LEs) (128 bis 2.210 äquivalente Makrozellen) und nichtflüchtiger Speicherung von 8 Kbits. MAX II-Bausteine bieten im Vergleich zu anderen CPLD-Architekturen eine hohe I/O-Anzahl, schnelle Leistung und zuverlässige Anpassung. Mit dem MultiVolt-Kern, einem UFM-Block (User Flash Memory) und einer verbesserten In-System-Programmierbarkeit (ISP) sind die MAX II-Bausteine darauf ausgelegt, Kosten und Stromverbrauch zu senken und gleichzeitig programmierbare Lösungen für Anwendungen wie Bus-Bridging, I/O-Erweiterung, Power-On-Reset (POR) und Sequenzsteuerung sowie Bausteinkonfigurationssteuerung zu bieten. Wesentliche Merkmale Kostengünstiger CPLD mit geringem Stromverbrauch Sofort einschaltbare, nicht flüchtige Architektur Standby-Strom so niedrig wie 25 µA Bietet eine schnelle Ausbreitungsverzögerung und Takt-zu-Ausgabe-Zeiten Bietet vier globale Takte mit zwei verfügbaren Takten pro Logik-Array-Block (LAB) UFM-Block mit bis zu 8 Kbits für nichtflüchtige Speicherung MultiVolt-Kern ermöglicht externe Versorgungsspannungen für den Baustein von entweder 3,3 V/2,5 V oder 1,8 V MultiVolt-E/A-Schnittstelle, die 3,3-V-, 2,5-V-, 1,8-V- und 1,5-V-Logikpegel unterstützt Bus-freundliche Architektur mit programmierbarer Slew-Rate, Treiberstärke, Bus-Hold und programmierbare Pull-up-Widerstände Schmitt-Trigger ermöglichen rauscharme Eingänge (pro Pin programmierbar) E/As sind vollständig konform mit den Anforderungen der Peripheral Component Interconnect Special Interest Group (PCI SIG) PCI Local Bus Specification, Revision 2.2 für 3,3-V Betrieb bei 66 MHz Unterstützt Hot-Socketing Eingebaute Joint Test Action Group (JTAG) Boundary-Scan-Test (BST)-Schaltung konform mit IEEE Std. 1149.1-1990 ISP-Schaltung gemäß IEEE Std. 1532

INTEL FPGAs 3-3,3V, Serie: MAX 10 Intel MAX 10-Bausteine sind nichtflüchtige, kostengünstige programmierbare Logikbausteine (PLDs) auf einem Chip. Bausteine (PLDs) zur Integration einer optimalen Anzahl von Systemkomponenten. Wesentliche Merkmale - Intern gespeicherter dualer Konfigurationsflash - Benutzer-Flash-Speicher - Instant-on-Unterstützung - Integrierte Analog-Digital-Wandler (ADCs) - Unterstützung des Single-Chip Nios II Soft-Core-Prozessors Intel MAX 10 Bausteine sind die ideale Lösung für Systemmanagement, E/A-Erweiterung, Kommunikationssteuerungsebenen, Industrie-, Automobil- und Verbraucheranwendungen.

INTEL FPGAs 3-3,3V, Serie: MAX 10 Intel MAX 10-Bausteine sind nichtflüchtige, kostengünstige programmierbare Logikbausteine (PLDs) auf einem Chip. Bausteine (PLDs) zur Integration einer optimalen Anzahl von Systemkomponenten. Wesentliche Merkmale - Intern gespeicherter dualer Konfigurationsflash - Benutzer-Flash-Speicher - Instant-on-Unterstützung - Integrierte Analog-Digital-Wandler (ADCs) - Unterstützung des Single-Chip Nios II Soft-Core-Prozessors Intel MAX 10 Bausteine sind die ideale Lösung für Systemmanagement, E/A-Erweiterung, Kommunikationssteuerungsebenen, Industrie-, Automobil- und Verbraucheranwendungen.

INTEL FPGAs 3-3,3V, Serie: MAX 10 Intel MAX 10-Bausteine sind nichtflüchtige, kostengünstige programmierbare Logikbausteine (PLDs) auf einem Chip. Bausteine (PLDs) zur Integration einer optimalen Anzahl von Systemkomponenten. Wesentliche Merkmale - Intern gespeicherter dualer Konfigurationsflash - Benutzer-Flash-Speicher - Instant-on-Unterstützung - Integrierte Analog-Digital-Wandler (ADCs) - Unterstützung des Single-Chip Nios II Soft-Core-Prozessors Intel MAX 10 Bausteine sind die ideale Lösung für Systemmanagement, E/A-Erweiterung, Kommunikationssteuerungsebenen, Industrie-, Automobil- und Verbraucheranwendungen.

Patria: Der Zorn einer Göttin (Altera, Band 2)

INTEL FPGAs 3-3,3V, Serie: MAX 10 Intel MAX 10-Bausteine sind nichtflüchtige, kostengünstige programmierbare Logikbausteine (PLDs) auf einem Chip. Bausteine (PLDs) zur Integration einer optimalen Anzahl von Systemkomponenten. Wesentliche Merkmale - Intern gespeicherter dualer Konfigurationsflash - Benutzer-Flash-Speicher - Instant-on-Unterstützung - Integrierte Analog-Digital-Wandler (ADCs) - Unterstützung des Single-Chip Nios II Soft-Core-Prozessors Intel MAX 10 Bausteine sind die ideale Lösung für Systemmanagement, E/A-Erweiterung, Kommunikationssteuerungsebenen, Industrie-, Automobil- und Verbraucheranwendungen.

INTEL FPGAs 1,2V, Serie: Cyclone IV Die Cyclone IV FPGAS sind für kostensensitive Applikationen mit steigenden Bandbreitenanforderungen entwickelt.

INTEL CPLDs 1,8V, Serie: MAX V Die kostengünstigen und stromsparenden CPLDs der MAX V-Familie bieten im Vergleich zu anderen CPLDs mehr Dichte und I/Os pro Grundfläche. Mit einer Dichte von 40 bis 2.210 Logikelementen (LEs) (32 bis 1.700 äquivalente Makrozellen) und bis zu 271 E/As bieten MAX V-Bausteine programmierbare Lösungen für Anwendungen wie E/A-Erweiterung, Bus- und Protokollüberbrückung, Energieüberwachung und -steuerung, FPGA-Konfiguration und analoge IC-Schnittstelle. MAX V-Bausteine verfügen über On-Chip-Flash-Speicher, einen internen Oszillator und Speicherfunktionen. Mit einem bis zu 50 % niedrigeren Gesamtstromverbrauch im Vergleich zu anderen CPLDs und nur einer Stromversorgung können die MAX V CPLDs Ihnen helfen, Ihre Anforderungen an ein stromsparendes Design zu erfüllen. Wesentliche Merkmale . Low-Cost-, Low-Power-CPLD . Bichtflüchtige Architektur . Standby-Stroaufnahme nur 25µA . Geringe Laufzeitverzögerung . Integrierter JTAG-Boundary-Scan-Test (BST)-Schaltkreis . Nur eine externe 1,8V-Versorgungsspannung für Schaltungs-Core . MultiVolt-I/O-Interface

Die Septuaginta-Ausgabe von Alfred Rahlfs ist eine weltweit anerkannte Grundlage der Septuaginta-Forschung und unentbehrliches Hilfsmittel für das theologische und philologische Studium. Die zweite, verbesserte und aktualisierte Auflage enthält den kompletten Text des griechischen Alten Testaments mit textkritischem Apparat und deutscher, englischer, lateinischer und neugriechischer Einführung. Diese Edition erscheint nun in einem größeren Format, mit einem breiten Rand für Notizen, Fadenheftung und einem hochwertigen Leineneinband. Somit ist sie für den intensiven Gebrauch hervorragend geeignet.